写在前面 在自己准备写verilog教程之前，参考了许多资料----FPGA Tutorial网站的这套verilog教程即是其一。这套教程写得不错，只是没有中文&#...
文章目录 前言 一、关键词 二、运算符 三、数据类型 1、基本类型：reg、wire、integer、parameter 四、条件语句 五、循环语句 1、for 2、gene...
目录 vector介绍 常见接口 构造函数 迭代器 容量操作 元素访问 增删查改 模拟实现 模拟实现要点图解 整体代码 迭代器失效问题 内部失效 外部失效 深浅拷贝...
在CAN&CANFD测试中，我们经常需要获取到CAN总线的负载、错误帧、过载帧、发送错误等等CAN总线上面的信息，这些信息如此重要，...
继续继续。。。 四、键盘事件 这个键盘事件是我个人起的名字，为了方便与其他事件进行区分，为什么要把这一个单独拉出来说呢，因为...
verilog语句执行顺序 每个语句块，是事件(event)触发执行的 主要分为 连续赋值语句assign 过程赋值语句always, initial(只执行一次) 连续和过程之...
这篇文章将讨论可以在 verilog 中使用的不同类型的循环语句----for循环、while循环、foever循环和repeat循环。 正如之前文章中描述的那样，有许多语...
specify block用来描述从源点（source：input/inout port）到终点（destination：output/inout port）的路径延时ÿ...
vector的基本使用和模拟实现 一、std::vector基本介绍 1.1 常用接口说明 std::vector是STL中的一个动态数组容器，它可以自动调整大小，支持在...
