网站导航
> 作者“ve”的文章 - 第3页
  • Verilog | 轮询仲裁

    Verilog | 轮询仲裁

    仲裁 当多个源和用户需要共享同一资源时，需要某种仲裁形式，使得所有用户基于一定的规则或算法得到获取或访问共享资源的机会。 仲裁方案 严格...

    03-21 0 610 文章列表
  • Verilog文件读写系统任务

    Verilog文件读写系统任务

    Verilog文件读写系统任务 文章目录 Verilog文件读写系统任务 文件打开关闭 $fopen $fclose $ferror demo 文件写入 $fdisplay $fwrite $fstrobe ...

    03-21 0 127 文章列表
  • Verilog | 二进制与格雷码

    Verilog | 二进制与格雷码

    一、格雷码简介 格雷码是一个叫弗兰克·格雷的人在 1953 年发明的，最初用于通信。格雷码是一种循环二进制码或者叫作反射二进制码。格雷码的特点是从一...

    03-21 0 226 文章列表
  • Vector 高性能日志收集工具

    Vector 高性能日志收集工具

    文章目录 Vector 简介 相关概念 事件 Data model Event types Log events Metric events Traces 组件构成 源 转换 接收器 Pipeline Buffe...

    03-21 0 873 文章列表
  • Verilog学习笔记2——可综合设计

    Verilog学习笔记2——可综合设计

    文章目录 前言 一、verilog可综合设计 1、所有综合工具都支持 2、所有综合工具都不支持 3、可能支持 4、建立可综合模型的原则 前言 2023.4.7 一、...

    03-21 0 484 文章列表
  • Vector - CAPL - CRC算法介绍

    Vector - CAPL - CRC算法介绍

            当前CAN报文为了车辆的安全性，在重要的报文中回家时E2E校验，而CRC校验则作为一类重要的校验方法，在CRC校验中常见的主要有Calc...

    03-21 0 649 文章列表
  • Verilog HDL——分频 计数

    Verilog HDL——分频 计数

    分频 计数 module traffic(Clk_50M, Rst, Clk30, Clk_1Hz); input Clk_50M, Rst; output Clk30,Clk_1Hz;//------------分频器------------------ reg Clk_1H...

    03-21 0 14 文章列表
  • Verilog Tutorial（9）任务Task与函数Function的使用

    Verilog Tutorial（9）任务Task与函数Function的使用

    写在前面 在自己准备写verilog教程之前，参考了许多资料----FPGA Tutorial网站的这套verilog教程即是其一。这套教程写得不错，只是没有中文&#...

    03-21 0 546 文章列表
  • vector容器

    vector容器

    1、vector简介 vector 和 arry 非常相似，唯一存在的不同是 vector 是动态分配内存空间，随着元素的增加空间自动增加，但是 arry 是静态...

    03-21 0 633 文章列表
  • Vector - CAPL - 检查LIN事件状态（续1）

    Vector - CAPL - 检查LIN事件状态（续1）

            LIN测试中，我们经常遇到需要检查LIN线的各种状态，对于这种状态的检查又是非常的难搞，那如何进行测试呢？今天他来了。...

    03-21 0 810 文章列表