一、verilog中有关代码复用的语法 1、连接符“{}” {4{1'b1}} 或者 {5'd6, 5'd8} 2、参数(Parameter)型常量定义 parameter 参数名=表...
阻塞赋值与非阻塞赋值在FPGA开发中非常关键,但新手在刚接触这两个概念时容易搞混,导致仿真结果与预想的时序不一样。其实阻塞赋值和非阻塞赋...
本文主要介绍verilog常用的循环语句,循环语句的用途,主要是可以多次执行相同的代码或逻辑。 verilog的循环语句主要有:for循环、while...
目录 1、前言 2、我这里已有的UDP方案 3、详细设计方案 4、vivado工程详解 5、上板调试验证并演示 6、福利:工程代码的获取 1、前言 目前网上的fp...
FPGA配置粗略可以分为主动和被动两种。主动加载是指由FPGA控制配置流程,被动加载是指FPGA仅仅被动接收配置数据。 最常见的被动配置模式就是JTAG下载b...
HDMI简介: High Definition Multimedia 高清多媒体接口,一种全数字化视频和声音发送接口,可以发送未压缩的音频及视频信号 物理接口...
与组合逻辑(给定输入,输出是确定的,与时间无关)相比较,时序逻辑不仅仅与输入信号相关,还与时钟信号相关。 D触发...
第一章 从PCB开始研究FPGA设计问题 一、PCB布线 1、要求 ·对所有器件进行电源滤波,均匀分配电源,降低系统噪声。 ·匹配信号线,减小信号...
目录 1、前言 2、我这里已有的UDP方案 3、详细设计方案 4、vivado工程详解 5、上板调试验证并演示 6、福利:工程代码的获取 1、前言 目前网上的fp...
目录 1、前言 2、我这里已有的UDP方案 3、米联客UDP协议栈 4、详细设计方案 5、Tri Mode Ethernet MAC的使用 6、vivado工程1详解 7、vivado工程2详解 8、v...