JESD204B知识点

1.M:lane的条数

2.N:ADC和DAC中量化位数:16bit——N=16.

3.N':以半字节及4bit为单位：16bit——N'=4,14bit——N'=4(多余的2bit以CS控制位和T结束位占位)

4：F:每一帧的字节数:2byte——2

5:K:多帧包含的帧数：32——32

6：当FPGA做TX使用时——JESD204B IP核或者也可以配合JESD204b phy使用。

7：当FPGA做RX使用时——单独使用JESD204B IP核。

8:线速率的计算：N*采样频率*（10/0.8）——总的线速率/lane的条数——每条lane的线速率

9.JESD204B ip核Reference Clock=每条lane的线速率/40(eg:120MHZ)

10.以GSM019 (12GHZ_DAC来说)：RX需要向TX输入syncout同步信号，根据参考工程一直连接至JESD204IP的tx_sync(途中经过IBUFDES)

11.JESD204B的参考时钟tx_core_clk=单条lane的线速度（ip核设置的，一般是器件支持的最大速度）/40